• トップ
  • 開発設計ソリューション

DEVELOPMENT DESIGN開発設計ソリューション

株式会社ロッキーの開発設計ソリューションについて
実績や技術など具体的な数値やデバイス名で紹介しています。

高品質・多品種・少量生産可能な
DMSを強力サポート

お客様のニーズに適合した電子機器の開発・設計・製造から販売までの
DMS(Design & Manufacturing Service)をワン・ストップでご提供いたします!

開発設計ソリューションの特長

ロッキーの課題解決事例集

お客さまの課題に真摯に向き合い続け、困難と思われていた仕様を実現化した実績が多数あります。
製造工程も含めノウハウを蓄積したスペシャリストが揃うロッキーだからこそ、お客様に提供できる価値があります。

電子回路の開発設計・パターン設計の実績

  • FPGA、AD/DAのスペックを最大限活用した大規模高速回路設計
  • DDR3/4メモリ、PCI Express Gen2/3、SRIO搭載基板設計
  • ノイズ・スパイク・静電対策など、設計意図を的確に反映
  • 振動(音鳴き)・放熱対策などのリスクを回避
  • バウンダリスキャンテストやその他手法による、検査効率化
  • RoHS対応など、環境を考慮した設計(ISO14001取得)

電子回路の開発設計

  • ・ FPGA(Xilinx、Intel(Altera)、Lattice)を中心とした大規模高速回路基板の設計
  • ・ シミュレータ(論理/タイミング、伝送線路)を使用した回路設計
  • ・ 高速、高精度なアナログ(AD/DA、AMP)の回路設計
  • ・ ノイズ対策(ノイズイミュニティ、スパイクノイズ、静電気など)
  • ・ バウンダリ試験/インサーキット試験等に対応した回路設計、テストパターン作成
  • ・ ビデオ、センサ周辺回路設計
  • ・ VCCI、FCCなどの規格取得対応
  • ・ お客さまのシステム構成まで含めたトータル検査

パターン設計

  • ・ 高速GHz帯、高密度、高多層(板厚1.6mm、16層)の大規模基板
  • ・ システムラック規格(cPCI、VME、VXS、VPXなど)に基づく基板
  • ・ 高い放熱効果が期待できる厚胴基板、銅コア基板、アルミ基板
  • ・ 高い信頼性が要求されるJAXA規格(宇宙開発用)に基づく基板
  • ・ 大電流、耐電圧(IEC規格)が要求される電源基板
  • ・ デジタル、アナログの混在基板


ラック開発の実績

システムラックの設計~製造だけでなく、
お客さまのシステム構成まで含めたトータル検査まで実施いたします。

  • 標準サブラック、システムラック(cPCI、VME)
  • cPCIバス用ラック(PICMG規格対応可)
  • VMEバス用ラック(VITA規格対応可)
  • 規格バス(cPCI、VME、VXS、VPXなど)
  • その他お客さま仕様のカスタムラック、バックプレーン


使用規格・デバイス・実績など

使用規格

PCI Express(Gen2/3)、SRIO、StarFabric、cPCI、PCI、PMC、VME、VXI、SCSI、CAN、ZigBee他

使用デバイス例

FPGA Xiinx Kintex UltraScale
ZynqUltraScale+ MPSoC
Zynq-7000
Artix-7
Spartan-6
Intel
(Altera)
Stratix V
Arria V
Cyclone V SoC
MAX V
Arria Ⅱ
CLOCK ADI AD951x
TI LMK04826、CDCM7005

使用言語

VerilogHDL、VHDL、AHDL、C(C++)、MATLAB(Simulink)

経験動作速度例

PCI Express Gen2/Gen3、SRIO、DDR3、DDR4(1200MHz)、JESD204B

A/D・D/Aボード開発実績

種類 チャンネル 速度(sps) 分解能 インターフェース プラットフォーム
A/D 10ch 370M 16bit JESD204B FMC
A/D 8ch 310M 16bit パラレル FMC
A/D 4ch 1.25G 14bit JESD204B 専用
A/D 2ch 1.6G 14bit JESD204B FMC
A/D 64ch 50M 14bit パラレル 専用
A/D 16ch 125M 14bit シリアル FMC
A/D 8ch 1.23G (T×DAC) 16bit パラレル FMC
A/D 5ch 500M 16bit パラレル FMC
A/D 2ch 2.5G 16bit パラレル FMC


検査

  • シミュレータ (論理、タイミング、伝送線路)を使用した回路設計(開発段階)
  • バウンダリスキャン手法の採用 (開発で対応し、製造段階で実施)

バウンダリ試験は、実際に電気的に接続試験するので製造上の問題、

例えばBGA、QFPなどの実装不良、製造不良などをほとんど検出することが可能です。

そのため設計不良、製造不良かの明確な切り分けができ、

不良解析の大幅な時間短縮が可能です。

また試作時に作成した試験プログラムが、そのまま量産時にも使用可能です。